1, Visió general de la placa de circuit de forat enterrat cec HDI
IDHLes plaques de circuit aconsegueixen connexions més estretes i eficients entre els circuits interiors i exteriors mitjançant tecnologies de forats cecs i forats enterrats. El forat cec es refereix a un forat que s'estén des de la superfície d'una placa de circuit fins a una certa profunditat a l'interior, sense penetrar tota la placa de circuit; Els forats enterrats són forats situats a la capa interna de la placa de circuits, connectant diferents circuits de capa interna. Aquesta estructura de forats única augmenta molt l'espai de cablejat i millora la integració de la placa de circuit. Tanmateix, l'existència de forats cecs enterrats també comporta molts reptes per al control de la impedància.
2, paràmetres tècnics clau
(1) Impedància característica
La impedància característica es refereix a la impedància composta per la resistència, la inductància, la capacitat i la conductància per unitat de longitud en una línia de transmissió infinitament llarga. Per a les plaques de circuits de forats enterrats cecs HDI, la seva impedància característica sol ser controlada dins d'un rang específic, com ara 50 Ω o 75 Ω. La magnitud de la impedància característica depèn principalment de l'estructura geomètrica de la placa de circuit, incloent factors com ara l'amplada de línia, l'interlineat i el gruix dielèctric.
Amplada de línia: com més ampla sigui l'amplada de línia, menor serà la impedància característica. Quan es dissenyen plaques de circuit de forats enterrats cecs HDI, cal calcular amb precisió l'amplada de línia en funció del valor d'impedància característica de l'objectiu. Per exemple, per a un requisit d'impedància característica de 50 Ω, en condicions específiques de material dielèctric i gruix, l'amplada de la línia s'ha de mantenir en un determinat valor calculat per fórmula, i en el procés de producció real, la tolerància de l'amplada de la línia s'ha de controlar dins de ± 5 μ m per garantir la precisió de la impedància característica.
Interlineat: un augment de l'interlineat donarà lloc a un augment de la impedància característica. A les plaques de circuit enterrades cegues HDI amb cablejat d'alta-densitat, la configuració raonable de l'interlineat no només hauria de tenir en compte el compliment dels requisits d'impedància característica, sinó que també hauria de tenir en compte la densitat del cablejat. El valor mínim de l'interlineat sol estar limitat per la capacitat del procés de producció, normalment entre 20 μ m-30 μ m. Al mateix temps, cal garantir la uniformitat de l'interlineat per evitar fluctuacions en la impedància característica local.
Gruix dielèctric: el gruix dielèctric es correlaciona positivament amb la impedància característica. Una capa dielèctrica més gruixuda augmentarà la impedància característica. La consistència del gruix dielèctric de cada capa és crucial per al control global de la impedància en plaques de circuits de forats cecs HDI multi-capes. Per exemple, utilitzant tecnologia de laminació d'alta-precisió per assegurar-se que la tolerància de gruix de cada capa de dielèctric es controla dins de ± 10 μ m per mantenir una impedància característica estable.
(2) Coincidència d'impedància
La concordança d'impedància fa referència a l'adaptació mútua de la impedància entre la font del senyal, la línia de transmissió i la càrrega per aconseguir la màxima transmissió de potència i la mínima reflexió del senyal. En el disseny de plaques de circuit de forats enterrats cecs HDI, no només cal controlar la impedància característica de la línia de transmissió, sinó també garantir la coincidència de la impedància amb els xips, connectors i altres components connectats.
Coincidència d'impedància entre el xip i la placa de circuit: la impedància d'entrada i sortida del xip és fixa. Quan es dissenya la placa de circuit, cal ajustar la impedància característica de la placa de circuit i afegir resistències, condensadors i altres components coincidents per adaptar-se a la impedància de la placa de circuit i el xip. Per exemple, per a alguns xips digitals -d'alta velocitat amb una impedància de sortida de 33 Ω, per aconseguir una bona concordança d'impedància, s'ha de connectar una resistència de 17 Ω en sèrie al camí de transmissió del senyal de la placa de circuit, de manera que la impedància global arribi als 50 Ω i coincideixi amb la impedància característica de la placa de circuit.
Coincidència d'impedància entre connectors i plaques de circuit: com a interfície entre la placa de circuit i els dispositius externs, no es poden ignorar les característiques d'impedància dels connectors. Els connectors d'alta qualitat solen tenir especificacions d'impedància clares, com ara 50 Ω. Quan soldeu connectors a plaques de circuits enterrats cecs HDI, és important garantir un bon procés de soldadura per evitar la discontinuïtat de la impedància causada per defectes de soldadura. Mentrestant, a la connexió entre el connector i la placa de circuit, es poden utilitzar dissenys especials de cablejat, com ara l'amplada de la línia de gradient i les vies de connexió a terra augmentades, per aconseguir transicions d'impedància suaus i reduir les reflexions del senyal.
(3) Uniformitat de la impedància
La uniformitat de la impedància es refereix a la consistència de la impedància característica al llarg del camí de transmissió del senyal de la placa de circuit de forat enterrat cec HDI. A causa de la presència de forats cecs, forats enterrats, vies i diferents àrees de cablejat a la placa de circuits, aquestes diferències estructurals poden provocar una impedància desigual.
L'impacte i el control dels forats cecs enterrats sobre la impedància: la presència de forats cecs i forats enterrats pot alterar les característiques locals de capacitat i inductància de les línies de transmissió, afectant així la impedància. Per tal de reduir aquest impacte, a l'hora de dissenyar forats enterrats cecs, s'ha de minimitzar al màxim la mida dels forats petits i optimitzar l'estructura dels forats. Per exemple, mitjançant l'ús de tecnologia microporosa, el diàmetre dels forats cecs es pot controlar per sota de 100 μ m, alhora que augmenta el gruix de la metal·lització de la paret del forat per reduir la capacitat i la inductància paràsits del forat. A més, mitjançant un disseny de forats raonable, els forats cecs enterrats es distribueixen uniformement a la ruta de transmissió del senyal per evitar canvis concentrats d'impedància.
L'impacte i el control de via sobre la impedància: Via és una estructura clau per connectar diferents capes de circuits, però també pot introduir inductància i capacitat addicionals, afectant la uniformitat de la impedància. Per tal de millorar les característiques d'impedància de la via, es pot utilitzar la tecnologia de perforació posterior per eliminar l'excés de part a la part inferior de la via i reduir la inductància parasitària de la via. Al mateix temps, afegiu vies de connexió a terra al voltant de les vies per formar un bon escut de connexió a terra, reduir la interferència de les vies en els senyals i mantenir la uniformitat de la impedància.