El "no assaig i error" inherent de les plaques d'alta freqüència ha convertit la simulació d'opcional a necessària
La lògica de les plaques de baixa freqüència (des d'uns pocs MHz fins a diverses desenes de MHz, normal FR-4) és "connectat està qualificat". El cablejat s'acosta al cable ideal, i la reflexió i la diafonia encara no han tingut temps de destruir el senyal. Calculant l'amplada de línia en funció de l'experiència i ajustant el tauler, es pot aconseguir la convergència.
La placa d'alta freqüència està completament invertida i el cablejat en si és un circuit de microones:
El cablejat es converteix en una línia de transmissió: quan la longitud del cablejat supera 1/10 de la longitud d'ona del senyal, o la velocitat del senyal arriba a 1 Gbps o més, i la vora ascendent entra al nivell de cent picosegundos, apareixeran efectes com ara reflexió, timbre, superació, diafonia, desviació de temporització i rebot de terra, que no es poden jutjar per l'experiència del multímetre activat/desactivat.
Els paràmetres del material s'han convertit en la major font d'incertesa: la constant dielèctrica (Dk) de FR-4 ordinària oscil·la entre 4,2 i 4,6, i la impedància deriva a freqüències altes; En el rang d'alta freqüència, s'han d'utilitzar plaques de baixa pèrdua i s'ha d'especificar la freqüència de prova (com ara "Dk 3.5 @ 10GHz"). La tangent de pèrdua (Df), la rugositat de la làmina de coure (efecte pell) i el taló canviaran significativament el rendiment del canal.
La "diferència" entre disseny i fabricació consumirà tot el marge: l'amplada de línia calculada per defecte Er=4.5 al final del disseny, però el material real utilitzat per la fàbrica de taulers és Er=4.2, donant lloc a una diferència de 5 Ω en el càlcul d'impedància; Una via pot aportar una capacitat parasitària de 0,5-1 pF, i el límit ascendent dels senyals de nivell DDR3 es pot reduir al voltant d'un 10%. Aquestes desviacions no es poden veure als dibuixos, només la simulació pot exposar-les per endavant.
El resultat és que si primer es prova un projecte d'alta freqüència i es descobreix que és incorrecte abans de modificar-lo, requerirà materials diverses vegades més cars que els FR-4 normals, un cicle de mostreig llarg i tot un temps de depuració de la màquina. El cost pot consumir directament tot el benefici de la comanda. Per tant, hi ha un consens a la indústria que si la velocitat del senyal supera 1 Gbps o la vora ascendent és inferior a 1 ns, s'ha de realitzar una ronda de simulació d'integritat del senyal abans del desplegament de la placa. Això determina que les fàbriques sense capacitats de simulació no poden ni tan sols fer el primer pas de "fer-ho bé".